دليل مستخدم جهاز الاستقبال MICROCHIP UG0877 SLVS-EC لـ Polar Fire FPGA

سجل المراجعة

يصف محفوظات المراجعة التغييرات التي تم تنفيذها في المستند. يتم سرد التغييرات حسب المراجعة ، بدءًا من المنشور الحالي.

المراجعة 4.0
فيما يلي ملخص للتغييرات التي تم إجراؤها في المراجعة 4.0 من هذا المستند.

• تم استبدال الشكل 2، الصفحة 2، والشكل 3، الصفحة 3، والشكل 8، الصفحة 6، والشكل 9، الصفحة 7.
• تمت إزالة القسم Transmit PLL، الصفحة 4.
• تم تحديث الجدول 1، الصفحة 3، والجدول 3، الصفحة 7، والجدول 4، الصفحة 7، والجدول 5، الصفحة 8.
• تم تحديث القسم PLL الخاص بإنشاء Pixel Clock، الصفحة 4.
• تم تحديث قسم معلمات التكوين، الصفحة 7.

المراجعة 3.0
فيما يلي ملخص للتغييرات التي تم إجراؤها في المراجعة 3.0 من هذا المستند.

• SLVS-EC IP، الصفحة 2
• الجدول 3 في الصفحة 7

المراجعة 2.0
فيما يلي ملخص للتغييرات التي تم إجراؤها في المراجعة 2.0 من هذا المستند.

• SLVS-EC IP، الصفحة 2
• تكوين جهاز الإرسال والاستقبال، الصفحة 3
• الجدول 3 في الصفحة 7

المراجعة 1.0
المراجعة 1.0 كانت أول نشر لهذه الوثيقة

SLVS-EC IP

SLVS-EC هي واجهة عالية السرعة من Sony لأجهزة استشعار الصور عالية الدقة CMOS من الجيل التالي. هذا المعيار متسامح مع الانحراف من حارة إلى حارة بسبب تقنية الساعة المضمنة. إنه يجعل التصميم على مستوى اللوحة سهلاً من حيث السرعة العالية والنقل لمسافات طويلة. توفر نواة IP الخاصة بـ SLVS-EC Rx واجهة SLVS-EC لـ PolarFire FPGA لاستقبال بيانات مستشعر الصور. يدعم IP سرعة تصل إلى 4.752 جيجابت في الثانية. يدعم نواة IP مسارين وأربعة وثمانية مسارات لتكوينات RAW 8 وRAW 10 وRAW 12. يوضح الشكل التالي مخطط النظام لحل كاميرا SLVS-EC.

الشكل 1 • مخطط كتلة IP لـ SLVS-EC

يُستخدم جهاز الإرسال والاستقبال Polar Fire® كواجهة PHY لمستشعر SLVS-EC نظرًا لأن واجهة SLVS-EC تستخدم تقنية الساعة المضمنة. كما يستخدم أيضًا ترميز 8b10b، والذي يمكن استعادته باستخدام جهاز الإرسال والاستقبال PolarFire. يحتوي FPGA PolarFire على ما يصل إلى 24 مسارًا للإرسال والاستقبال منخفض الطاقة بسرعة 12.7 جيجابت في الثانية. يمكن تكوين مسارات الإرسال والاستقبال هذه كمسارات مستقبل SLVS-EC PHY. كما هو موضح في الشكل السابق، يتم توصيل مخرجات جهاز الإرسال والاستقبال بنواة IP Rx SLVS-EC.

حلول جهاز الاستقبال SLVS-EC
يوضح الشكل التالي تنفيذ التصميم على المستوى الأعلى لبرنامج Libero SoC لـ SLVS-EC IP والمكونات المطلوبة لحل مستقبل SLVS-EC.

الشكل 2 • SLVS-EC IP SmartDesign

تكوين جهاز الإرسال والاستقبال
يوضح الشكل التالي تكوين واجهة جهاز الإرسال والاستقبال.

الشكل 3 • مُكوِّن واجهة جهاز الإرسال والاستقبال

يمكن تكوين جهاز الإرسال والاستقبال إما لمسارين أو أربعة مسارات. كما يمكن ضبط سرعة جهاز الإرسال والاستقبال على "معدل بيانات جهاز الإرسال والاستقبال". تدعم واجهة SLVS-EC معدلين للبود كما هو موضح في الجدول التالي.

الجدول 1 • معدل نقل البيانات SLVS-EC

درجة الباود	معدل الباود بالميجابايت في الثانية
1	1188
2	2376
3	4752

PLL لتوليد ساعة البكسل
يلزم وجود PLL لتوليد ساعة بكسل من ساعة Fabric التي تم إنشاؤها بواسطة جهاز الإرسال والاستقبال، وهي LANE0_RX_CLOCK. فيما يلي الصيغة لتوليد ساعة بكسل.
ساعة البكسل = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
قم بتكوين PF_CCC لـ RAW 8 كما هو موضح في الشكل التالي.

الشكل 4 • دائرة تكييف الساعة

وصف التصميم
يوضح الشكل التالي بنية تنسيق إطار SLVS-EC.

الشكل 5 • بنية تنسيق إطار SLVS-EC

يحتوي رأس الحزمة على معلومات حول إشارات بداية ونهاية الإطار بالإضافة إلى خطوط "صالحة". تتم إضافة أكواد التحكم PHY أعلى رأس الحزمة لتشكيل حزمة SLVS-EC. يسرد الجدول التالي أكواد التحكم PHY المختلفة المستخدمة في بروتوكول SLVS-EC.

الجدول 2 • رمز التحكم في PHY

رمز التحكم PHY تركيبة الرمز 8b10b
كود البدء ك.28.5 – ك.27.7 – ك.28.2 – ك.27.7
كود النهاية ك.28.5 – ك.29.7 – ك.30.7 – ك.29.7
كود الوسادة ك.23.7 – ك.28.4 – ك.28.6 – ك.28.3
رمز المزامنة ك.28.5 – د.10.5 – د.10.5 – د.10.5
كود الخمول د.00.0 – د.00.0 – د.00.0 – د.00.0

SLVS-EC RX IP Core
يصف هذا القسم تفاصيل تنفيذ الأجهزة الخاصة بـ IP لجهاز الاستقبال SLVS-EC. يوضح الشكل التالي حل جهاز الاستقبال SLVS-EC من Sony الذي يحتوي على IP RX الخاص بـ Polar Fire SLVS-EC. يتم استخدام IP هذا بالتزامن مع كتلة واجهة جهاز الإرسال والاستقبال Polar Fire. يوضح الشكل التالي الكتل الداخلية لـ IP Rx الخاص بـ SLVS-EC.

الشكل 6 • الكتل الداخلية لجهاز SLVS-EC RX IP

محاذي
تستقبل هذه الوحدة البيانات من كتل جهاز الإرسال والاستقبال PolarFire وتتماشى مع رمز المزامنة. تبحث هذه الوحدة عن رمز المزامنة في البايتات المستلمة من جهاز الإرسال والاستقبال وتقفل حدود البايتات.

slvsec_phy_rx
تستقبل هذه الوحدة البيانات من المحاذاة وتفك تشفير حزم SLVS PHY الواردة. تمر هذه الوحدة عبر تسلسل المزامنة ثم تولد إشارة pkt_en بدءًا من رمز البداية وتنتهي عند رمز النهاية. كما تزيل رمز PAD من حزم البيانات وترسل البيانات إلى الوحدة التالية وهي slvsrx_decoder.

فك تشفير slvsrx
تستقبل هذه الوحدة البيانات من وحدة slvsec_phy_rx وتستخرج بيانات البكسل من الحمولة. تستخرج هذه الوحدة أربعة بكسل لكل ساعة لكل مسار وترسلها إلى المخرجات. وهي تولد إشارة صالحة للخط للخطوط النشطة التي تتحقق من صحة بيانات الفيديو النشطة. كما تولد إشارة صالحة للإطار من خلال النظر إلى بتات بداية الإطار ونهاية الإطار في رأس الحزمة لحزم SLVS-EC

FSM مع حالات فك تشفير البيانات
يوضح الشكل التالي FSM لـ SLVS-EC RX IP.

الشكل 7 • FSM لـ SLVS-EC RX IP

تكوين IP لجهاز الاستقبال SLVS-EC
يوضح الشكل التالي مُكوِّن IP لجهاز الاستقبال SLVS-EC.

الشكل 8 • مُكوِّن IP لجهاز الاستقبال SLVS-EC

معلمات التكوين
يسرد الجدول التالي وصفًا لمعلمات التكوين المستخدمة في التنفيذ المادي لكتلة IP لجهاز الاستقبال SLVS-EC. هذه معلمات عامة ويمكن أن تختلف وفقًا لمتطلبات التطبيق.

الجدول 3 • معلمات التكوين

وصف الاسم
عرض البيانات عرض بيانات البكسل المدخلة. يدعم RAW 8 وRAW 10 وRAW 12.
رقم LANE_WIDTH من مسارات SLVS-EC. يدعم مسارين وأربعة وثمانية مسارات.
عمق_ضخم عمق المخزن المؤقت. عدد وحدات البكسل النشطة في خط الفيديو النشط.

يمكن حساب عمق المخزن المؤقت باستخدام المعادلة التالية:
BUFF_DEPTH = Ceil ((الدقة الأفقية * عرض RAW) / (32 * عرض المسار))
Example: عرض RAW = 8، وعرض المسار = 4، والدقة الأفقية = 1920 بكسل
BUFF_DEPTH = السقف ((1920 * 8)/ (32* 4)) = 120

المدخلات والمخرجات
يسرد الجدول التالي منافذ الإدخال والإخراج لمعلمات تكوين IP الخاص بـ SLVS-EC RX

الجدول 4 • منافذ الإدخال والإخراج

اسم الإشارة	اتجاه	عرض	وصف
المسار رقم_RX_CLK	مدخل	1	تم استعادة الساعة من جهاز الإرسال والاستقبال لهذا المسار المحدد
المسار رقم_RX_READY	مدخل	1	إشارة بيانات جاهزة للمسار
المسار#_RX_صالح	مدخل	1	إشارة بيانات صالحة للمسار
المسار رقم_RX_DATA	مدخل	32	تم استرداد البيانات من جهاز الإرسال والاستقبال
الخط_صالح_O	الناتج	1	إشارة بيانات صالحة للبكسلات النشطة في خط
إطار صالح	الناتج	1	إشارة صالحة للخطوط النشطة في الإطار
البيانات_الصادرة_	الناتج	عرض البيانات*عرض الممر*4	إخراج بيانات البكسل

الرسم البياني توقيت
يوضح الشكل التالي مخطط توقيت IP الخاص بـ SLVS-EC.

الشكل 9 • مخطط توقيت IP لـ SLVS-EC

استغلال الموارد
يوضح الجدول التالي استخدام الموارد لـampتم تنفيذ نواة جهاز الاستقبال SLVS-EC في PolarFire FPGA (حزمة MPF300TS-1FCG1152I)، لتنسيق RAW 8 وأربعة مسارات ودقة أفقية 1920.

الجدول 5 • استخدام الموارد

عنصر	الاستخدام
DFFs	3001
4-مدخلات طرفية	1826
LSRAM	16

المستندات / الموارد

جهاز استقبال MICROCHIP UG0877 SLVS-EC لـ PolarFire FPGA [بي دي اف] دليل المستخدم UG0877، جهاز استقبال UG0877 SLVS-EC لـ PolarFire FPGA، جهاز استقبال SLVS-EC لـ PolarFire FPGA، جهاز استقبال لـ PolarFire FPGA، PolarFire FPGA

مراجع

• دليل المستخدم