جهاز إرسال واستقبال عالمي غير متزامن من نوع MICROCHIP Core16550

مقدمة

Core16550 هو جهاز إرسال واستقبال عالمي غير متزامن (UART) قياسي يضمن توافق البرامج مع جهاز 16550 واسع الاستخدام. يتولى تحويل البيانات من تسلسلي إلى متوازي للمدخلات من أجهزة المودم أو الأجهزة التسلسلية الأخرى، ويجري تحويلًا من متوازي إلى متسلسل للبيانات المرسلة من وحدة المعالجة المركزية إلى هذه الأجهزة.
أثناء الإرسال، تُكتب البيانات بالتوازي في مخزن الإرسال FIFO (أول ما يدخل، أول ما يخرج) الخاص بـ UART. ثم تُسلسل البيانات للإخراج. عند الاستقبال، يُحوّل UART البيانات التسلسلية الواردة إلى بيانات متوازية، مما يُسهّل وصول المعالج إليها.
يتم توضيح التطبيق النموذجي لـ 16550 UART في الشكل التالي.

الشكل 1. تطبيق نموذجي لـ 16550

الجدول 1. ملخص Core16550

الميزات الرئيسية
فيما يلي الميزات الرئيسية لـ Core16550:

• يتم تخزين كل من المرسل والمستقبل مؤقتًا باستخدام FIFOs بحجم يصل إلى 16 بايتًا لتقليل عدد المقاطعات المقدمة إلى وحدة المعالجة المركزية.
• إضافة أو إزالة بتات الاتصال غير المتزامنة القياسية (البدء والإيقاف والتكافؤ).
• يتم التحكم بشكل مستقل في عمليات الإرسال والاستقبال وحالة الخط ومقاطعات مجموعة البيانات
• مولد بود قابل للبرمجة
• وظائف التحكم في المودم (CTSn، RTSn، DSRn، DTRn، RIn و DCDn).
• واجهة تسجيل الناقلات الطرفية المتقدمة (APB).

الميزات المتوقفة
سيتم إيقاف دعم لغة وصف الأجهزة (VHDL) للدوائر المتكاملة عالية السرعة (VHSIC) من هذا الإصدار.
معلومات سجل التغييرات Core16550
يوفر هذا القسم نظرة شاملةview من الميزات المُدمجة حديثًا، بدءًا من الإصدار الأحدث.

إصدار	ما الجديد
Core16550 الإصدار 3.4	يستخدم Core16550 كلمة "break" في نظام Verilog كاسم سجل، مما كان يُسبب خطأً في بناء الجملة. تم استبدال الكلمة باسم آخر لحل هذه المشكلة. تمت إضافة دعم عائلة PolarFire®
Core16550 الإصدار 3.3	تمت إضافة دعم لعائلة FPGA المقاومة للإشعاع (RTG4™)

1. وصف الكتلة الوظيفية (اطرح سؤالاً)
   يوفر هذا القسم وصفًا موجزًا لكل عنصر من عناصر مخطط الكتلة الداخلية كما هو موضح في الشكل التالي.
   الشكل 1-1. مخطط كتلة Core16550
   

عناصر المخطط الكتلي الداخلي (اطرح سؤالاً)
يوفر القسم التالي معلومات حول عناصر مخطط الكتلة الداخلية.

1. RWControl (اطرح سؤالاً)
   كتلة RWControl مسؤولة عن إدارة الاتصالات مع جانب المعالج (المتوازي) للنظام. تتم جميع عمليات كتابة وقراءة السجلات الداخلية من خلال هذه الكتلة.
2. UART_Reg (اطرح سؤالاً)
   تحتوي كتلة UART_Reg على كافة السجلات الداخلية للجهاز.
3. RXBlock (اطرح سؤالاً)
   هذه هي كتلة المُستقبِل. يستقبل RXBlock الكلمة التسلسلية الواردة. وهو قابل للبرمجة للتعرف على عرض البيانات، مثل 5 أو 6 أو 7 أو 8 بتات؛ وإعدادات تكافؤ مُختلفة، مثل الزوجي أو الفردي أو بدون تكافؤ؛ وبتات توقف مُختلفة، مثل 1 أو 1 أو 2 بت. يتحقق RXBlock من الأخطاء في تدفق بيانات الإدخال، مثل أخطاء التجاوز، وأخطاء الإطار، وأخطاء التكافؤ، وأخطاء الكسر. إذا لم تُواجه الكلمة الواردة أي مشاكل، فسيتم وضعها في FIFO للمُستقبِل.
4. التحكم في المقاطعة (اطرح سؤالاً)
   تُرسل كتلة التحكم في المقاطعة إشارة مقاطعة إلى المعالج، بناءً على حالة وحدة الإدخال/الإخراج الأولي (FIFO) وبياناتها المُستقبَلة والمُرسَلة. يُحدد سجل تعريف المقاطعة مستوى المقاطعة. تُرسَل المقاطعات في حال وجود مخازن مؤقتة فارغة للإرسال/الاستقبال (FIFOs)، أو حدوث خطأ في استقبال حرف، أو أي ظروف أخرى تتطلب انتباه المعالج.
5. مولد معدل البود (اطرح سؤالاً)
   تأخذ هذه الكتلة مُدخل PCLK وتقسمه على قيمة مُبرمجة (من 1 إلى 216 - 1). تُقسم النتيجة على 16 لإنشاء ساعة الإرسال (BAUDOUT).
6. TXBlock (اطرح سؤالاً)
   تتولى كتلة الإرسال نقل البيانات المكتوبة إلى وحدة الإرسال FIFO. وتضيف بتات البدء والتكافؤ والتوقف المطلوبة إلى البيانات المرسلة، ليتمكن جهاز الاستقبال من معالجة الأخطاء واستقبالها بشكل سليم.

واجهة البرنامج (اطرح سؤالاً)
يُوضَّح في هذا القسم تعريفات سجل Core16550 وتعيينات العناوين. يُبيِّن الجدول التالي ملخص سجل Core16550.

بادر[4:0] (عنوان)	بت الوصول إلى مزلاج المقسوم1 (DLAB)	اسم	رمز	القيمة الافتراضية (إعادة التعيين)	عدد البتات	قراءة/كتابة
00	0	سجل المخزن المؤقت للمستقبل	ر ب ر	XX	8	R
00	0	سجل حيازة جهاز الإرسال	ثر	XX	8	W
00	1	مزلاج المقسوم (LSB)	محطة دي إل آر	01 ساعة	8	قراءة/كتابة
04	1	مزلاج المقسوم (MSB)	دي إم آر	00 ساعة	8	قراءة/كتابة
04	0	سجل تمكين المقاطعة	معهد البحوث الاقتصادية	00 ساعة	8	قراءة/كتابة
08	X	سجل تعريف المقاطعة	آي آي آر	C1h	8	R
08	X	سجل التحكم FIFO	معدل التحويل المالي	01 ساعة	8	W
0C	X	سجل التحكم في الخط	نسبة الـ LCR	00 ساعة	8	قراءة/كتابة
10	X	سجل التحكم في المودم	مكر	00 ساعة	8	قراءة/كتابة
14	X	سجل حالة الخط	لسر	60 ساعة	8	R
18	X	سجل حالة المودم	ام اس ار	00 ساعة	8	R
1C	X	سجل الخدش	SR	00 ساعة	8	قراءة/كتابة

مهم

DLAB هو MSB لسجل التحكم في الخط (بت LCR 7).

سجل المخزن المؤقت للمستقبل (اطرح سؤالاً)
يتم تعريف سجل المخزن المؤقت للمستقبل في الجدول التالي.
الجدول ١-٢. سجلّ ذاكرة التخزين المؤقت للمستقبِل (للقراءة فقط) - العنوان ٠ DLAB ٠

أجزاء	اسم	الحالة الافتراضية	الدول الصالحة	وظيفة
7..0	ر ب ر	XX	0..FFh	بتات البيانات المستلمة. البت 0 هو البت الأقل أهمية (LSB)، وهو أول بت مستلم.

سجل حيازة جهاز الإرسال (اطرح سؤالاً)
يتم تعريف سجل الاحتفاظ بالمرسل في الجدول التالي.
الجدول ١-٣. سجلّ الاحتفاظ بالمُرسِل - للكتابة فقط

أجزاء	اسم	الحالة الافتراضية	الدول الصالحة	وظيفة
7..0	ثر	XX	0..FFh	لنقل بتات البيانات. البت 0 هو البت الأقل أهمية (LSB)، ويُنقل أولاً.

سجل التحكم FIFO (اطرح سؤالاً)
يتم تعريف سجل التحكم FIFO في الجدول التالي.

بت (7: 0)	الحالة الافتراضية	الدول الصالحة	وظيفة
0	1	0، 1	يُفعّل كلاً من FIFOs لجهاز الإرسال والاستقبال (Tx) وجهاز الاستقبال (Rx). يجب ضبط هذا البت على 1 عند كتابة بتات FCR أخرى، وإلا فلن تتم برمجته. 0: معطل 1: ممكّن
1	0	0، 1	يُمسح جميع بايتات Rx FIFO ويُعيد ضبط منطق العداد. لا يُمسح سجلّ Shift. 0: معطل 1: ممكّن
2	0	0، 1	يمسح جميع بايتات سجل FIFO للمرسل ويعيد ضبط منطق العداد. لا يُمسح سجل الإزاحة. 0: معطل 1: ممكّن
3	0	0، 1	0: نقل DMA فردي: نقل يتم بين دورات ناقل وحدة المعالجة المركزية ١: الوصول المباشر للمعالجة متعدد التحويلات: عمليات نقل تتم حتى يفرغ حقل FIFO الخاص بالاستلام أو يمتلئ حقل FIFO الخاص بمشغل نظام الإرسال (TSO) (XMIT). يجب ضبط FCR[1] على ١ لضبط FCR[0] على ١.
4، 5	0	0، 1	محجوزة للاستخدام في المستقبل.
6، 7	0	0، 1	تُستخدم هذه البتات لتعيين مستوى التشغيل لمقاطعة Rx FIFO. 7 6 مستوى تشغيل Rx FIFO (بايت) 0 0 01 0 1 04 1 0 08 1 1 14

سجلات التحكم في المقسوم (اطرح سؤالاً)
يتم إنشاء ساعة معدل الباود (BR) عن طريق تقسيم ساعة مرجع الإدخال (PCLK) على 16 وقيمة المقسوم.

الجدول التالي يسرد مثالاampعدد قيم المقسوم على BR المطلوبة عند استخدام ساعة مرجعية بتردد 18.432 ميجا هرتز.
الجدول ١-٥. مزلاج المقسوم (LS وMS)

أجزاء	اسم	الحالة الافتراضية	الدول الصالحة	وظيفة
7..0	محطة دي إل آر	01 ساعة	01..FFh	LSB لقيمة المقسوم عليه
7..0	دي إم آر	00 ساعة	00..FFh	MSB لقيمة المقسوم عليه

الجدول ١-٦. معدلات البود وقيم المقسوم عليه لساعة مرجعية بتردد ١٨٫٤٣٢ ميجاهرتز

معدل الباود	القاسم العشري (قيمة القاسم)	نسبة الخطأ
50	23040	0.0000%
75	15360	0.0000%
110	10473	-0.2865%
134.5	8565	0.0876%
150	7680	0.0000%
300	3840	0.0000%
600	1920	0.0000%
1,200	920	4.3478%
1,800	640	0.0000%

معدل الباود	القاسم العشري (قيمة القاسم)	نسبة الخطأ
2,000	576	0.0000%
2,400	480	0.0000%
3,600	320	0.0000%
4,800	240	0.0000%
7,200	160	0.0000%
9,600	120	0.0000%
19,200	60	0.0000%
38,400	30	0.0000%
56,000	21	-2.0408%

سجل تمكين المقاطعة (اطرح سؤالاً)
يتم تعريف سجل تمكين المقاطعة في الجدول التالي.
الجدول ١-٧. سجل تمكين المقاطعة

أجزاء	اسم	الحالة الافتراضية	حالة صالحة	وظيفة
0	إربفي	0	0، 1	تمكين "مقاطعة البيانات المستلمة المتاحة" 0: معطل 1: ممكّن
1	إتبي	0	0، 1	تمكين "مقاطعة السجل الفارغة لجهاز الإرسال" 0: معطل 1: ممكّن
2	إلسي	0	0، 1	تمكين "مقاطعة حالة خط الاستقبال" 0: معطل 1: ممكّن
3	إيدسي	0	0، 1	تمكين "مقاطعة حالة المودم" 0: معطل 1: ممكّن
7..4	محجوز	0	0	دائما 0

سجل تعريف المقاطعة (اطرح سؤالاً)
يرد سجل تعريف المقاطعة في الجدول التالي. الجدول 1-8. سجل تعريف المقاطعة

أجزاء	اسم	الحالة الافتراضية	الدول الصالحة	وظيفة
3..0	آي آي آر	1h	0..ش	بتات تعريف المقاطعة.
5..4	محجوز	00	00	دائما 00
7..6	وضع	11	11	11: وضع FIFO

يتم تعريف حقل سجل تعريف المقاطعة في الجدول التالي.

الجدول 1-9. حقل سجل تعريف المقاطعة (IIR)

قيمة IIR[3:0)]	مستوى الأولوية	نوع المقاطعة	مصدر المقاطعة	التحكم في إعادة تعيين المقاطعة
0110	أعلى	حالة خط الاستقبال	خطأ تجاوز الحد، خطأ التكافؤ، خطأ التأطير أو انقطاع الانقطاع	قراءة سجل حالة الخط
0100	ثانية	البيانات المستلمة متاحة	بيانات المستقبل متاحة	قراءة سجل المخزن المؤقت للمستقبل أو انخفاض FIFO إلى ما دون مستوى التشغيل

طاولة 1-9. حقل سجل تعريف المقاطعة (IIR) (تابع)
قيمة IIR[3:0)]	مستوى الأولوية	نوع المقاطعة	مصدر المقاطعة	التحكم في إعادة تعيين المقاطعة
1100	ثانية	مؤشر مهلة الأحرف	لم تتم قراءة أي أحرف من Rx FIFO خلال أوقات الأحرف الأربعة الأخيرة وكان هناك حرف واحد على الأقل فيه خلال هذا الوقت.	قراءة سجل المخزن المؤقت للمستقبل
0010	ثالث	سجل الاحتفاظ بجهاز الإرسال فارغ	سجل الاحتفاظ بجهاز الإرسال فارغ	قراءة IIR أو الكتابة في سجل الاحتفاظ بالمرسل
0000	رابعا	حالة المودم	جاهز للإرسال، مجموعة البيانات جاهزة، مؤشر الرنين أو اكتشاف حامل البيانات	قراءة سجل الوضع الحديث

 سجل التحكم في الخط (اطرح سؤالاً)
يرد سجل التحكم في الخط في الجدول التالي. الجدول 1-10. سجل التحكم في الخط

أجزاء	اسم	الحالة الافتراضية	الدول الصالحة	وظيفة
1..0	دبليو إل إس	0	0..3ساعة	تحديد طول الكلمة 00: 5 بت 01: 6 بت 10: 7 بت 11: 8 بت
2	وحدة التحكم المركزية	0	0، 1	عدد بتات التوقف 0: 1 بت توقف 1: 1½ بتات التوقف عندما WLS = 00 2: بتات التوقف في حالات أخرى
3	قلم	0	0، 1	تمكين التكافؤ 0: معطل ١: مُفعّل. تمت إضافة التكافؤ في الإرسال وفحصه في الاستقبال.
4	العائد على السهم	0	0، 1	اختيار التكافؤ الزوجي 0: التكافؤ الفردي 1 : التكافؤ المتساوي
5	SP	0	0، 1	تكافؤ العصا 0: معطل 1: ممكّن فيما يلي تفاصيل التكافؤ، عندما يتم تمكين تكافؤ العصا: البتات 4..3 11:0 سيتم إرسالها كبت التكافؤ، وسيتم التحقق منها عند الاستلام. 01:1 سيتم إرسالها كبت التكافؤ، وسيتم التحقق منها عند الاستلام.
6	SB	0	0، 1	مجموعة استراحة 0: معطل ١: ضبط الفاصل. يُجبر مخرج الإشارة (SOUT) على ٠. هذا لا يؤثر على منطق المُرسِل. يُعطَّل الفاصل بضبط البت على ٠.
7	دلاب	0	0، 1	بت الوصول إلى مزلاج المقسوم ٠: مُعطَّل. وضع التوجيه العادي قيد الاستخدام. 1: مُفعّل. يُتيح الوصول إلى سجلات Divisor Latch أثناء عملية القراءة أو الكتابة إلى العنوانين 0 و1.

سجل التحكم في المودم (اطرح سؤالاً)
يتم إدراج سجل التحكم بالمودم في الجدول التالي.

أجزاء	اسم	الحالة الافتراضية	الدول الصالحة	وظيفة
0	دي تي آر	0	0، 1	يتحكم في إخراج بيانات المحطة الطرفية الجاهزة (DTRn). 0: DTRn <= 1 1: DTRn <= 0
1	استراتيجية الوقت الحقيقي	0	0، 1	يتحكم في إخراج طلب الإرسال (RTSn). 0: RTSn <= 1 1: RTSn <= 0
2	Out1	0	0، 1	يتحكم في إشارة Output1 (OUT1n). 0: OUT1n <= 1 1: OUT1n <= 0
3	Out2	0	0، 1	يتحكم في إشارة Output2 (OUT2n). 0: OUT2n <= 1 1: OUT2n <= 0
4	حلقة	0	0، 1	بت تمكين الحلقة 0: معطل ١: مُفعّل. يحدث ما يلي في وضع الحلقة: تم ضبط مخرج الصوت (SOUT) على 1. تم فصل مداخل SIN وDSRn وCTSn وRIn وDCDn. يُعاد إدخال خرج سجل إزاحة المرسل إلى سجل إزاحة المستقبل. مخرجات التحكم في المودم (DTRn وRTSn وOUT1n وOUT2n) هي: متصل داخليًا بمدخلات تحكم المودم، ومخرجات تحكم المودم مضبوطة على 1. في وضع الحلقة، تُستقبل البيانات المرسلة فورًا، مما يسمح لوحدة المعالجة المركزية بالتحقق من عمل UART. تعمل المقاطعات في وضع الحلقة.
7..4	محجوز	0h	0	محجوز

سجل حالة الخط (اطرح سؤالاً)
يتم تعريف سجل حالة الخط في الجدول التالي.
الجدول ١-١٢. سجل حالة الخط - للقراءة فقط

أجزاء	اسم	الحالة الافتراضية	الدول الصالحة	وظيفة
0	DR	0	0، 1	مؤشر جاهزية البيانات 1 عندما يتم استلام بايت البيانات وتخزينه في المخزن المؤقت للاستقبال أو FIFO. يتم مسح DR إلى 0 عندما تقرأ وحدة المعالجة المركزية البيانات من المخزن المؤقت للاستقبال أو FIFO.
1	OE	0	0، 1	مؤشر خطأ التجاوز يشير إلى استلام البايت الجديد قبل أن يقرأه المعالج من مخزن الاستقبال، وأن بايت البيانات السابق قد أُتلف. يُمسح OE عندما يقرأ المعالج سجل حالة السطر. إذا استمرت البيانات في ملء سجل FIFO بعد مستوى التشغيل، فسيحدث خطأ تجاوز بمجرد امتلاء سجل FIFO وإكمال الحرف التالي. تم استلامها في سجل الإزاحة. يتم استبدال الحرف الموجود في سجل الإزاحة، ولكن لا يتم نقله إلى FIFO.
2	PE	0	0، 1	مؤشر خطأ التكافؤ يشير إلى وجود خطأ في التكافؤ في البايت المُستقبَل. يُمسح خطأ التكافؤ عندما يقرأ المعالج سجل حالة السطر. يُكشف هذا الخطأ للمعالج عندما يكون الحرف المرتبط به في أعلى سجل FIFO.
3	FE	0	0، 1	مؤشر خطأ التأطير يشير إلى أن البايت المُستقبَل لم يكن يحتوي على بت توقف صالح. يُمسح FE عندما يقرأ المعالج سجل حالة الخط. سيحاول UART إعادة المزامنة بعد حدوث خطأ في التأطير. للقيام بذلك، يفترض أن خطأ التأطير ناتج عن بت البدء التالي، لذا...ampيُعيد تشغيل بت البدء هذا مرتين، ثم يبدأ باستقبال البيانات. يُكشف هذا الخطأ لوحدة المعالجة المركزية عندما يكون الحرف المرتبط به في أعلى FIFO.

الجدول 1-12. سجل حالة الخط - للقراءة فقط (تابع)
أجزاء	اسم	الحالة الافتراضية	الدول الصالحة	وظيفة
4	BI	0	0، 1	مؤشر انقطاع الانقطاع يشير إلى أن البيانات المستلمة عند 0، وهي أطول من وقت إرسال الكلمة الكامل (بت البداية + بتات البيانات + التكافؤ + بتات التوقف). يتم مسح BI عندما يقرأ المعالج سجل حالة السطر. يُكشف هذا الخطأ للمعالج عندما يكون الحرف المرتبط به في أعلى سجل FIFO. عند حدوث انقطاع، يُحمّل حرف صفر واحد فقط إلى سجل FIFO.
5	ثلاثة	1	0، 1	مؤشر سجل الاحتفاظ بجهاز الإرسال فارغ (THRE) يشير إلى أن UART جاهز لإرسال بايت بيانات جديد. يُسبب THRE مقاطعةً لوحدة المعالجة المركزية عندما يكون البت 1 (ETBEI) في سجل تمكين المقاطعة 1. يتم ضبط هذا البت عندما يكون سجل TX FIFO فارغًا. ويُمسح عند كتابة بايت واحد على الأقل إلى سجل TX FIFO.
6	تيمت	1	0، 1	مؤشر فارغ لجهاز الإرسال يتم تعيين هذا البت إلى 1 عندما يكون كل من سجلات FIFO وShift الخاصة بالجهاز المرسل فارغين.
7	فيير	0	1	يتم ضبط هذا البت عند وجود خطأ تكافؤ واحد على الأقل، أو خطأ تأطير، أو مؤشر انقطاع في FIFO. يتم مسح FIER عندما يقرأ المعالج LSR في حال عدم وجود أخطاء لاحقة في FIFO.

سجل حالة المودم (اطرح سؤالاً)
يتم إدراج سجل حالة المودم في الجدول التالي.
الجدول ١-١٣. سجل حالة المودم - للقراءة فقط

أجزاء	اسم	الحالة الافتراضية	الدول الصالحة	وظيفة
0	DCTS	0	0، 1	مؤشر دلتا واضح للإرسال. يشير إلى أن إدخال CTSn قد تغير حالته منذ المرة الأخيرة التي تمت قراءته فيها بواسطة وحدة المعالجة المركزية.
1	دي دي إس آر	0	0، 1	مؤشر جاهزية مجموعة بيانات دلتا يشير إلى أن إدخال DSRn قد تغير حالته منذ المرة الأخيرة التي تمت قراءته فيها بواسطة وحدة المعالجة المركزية.
2	تيري	0	0، 1	كاشف مؤشر الحافة الخلفية للحلقة. يشير إلى تغيير قيمة دخل RI من ٠ إلى ١.
3	دي دي سي دي	0	0، 1	يشير مؤشر اكتشاف حاملة البيانات Delta إلى أن إدخال DCD قد تغير حالته. ملاحظة: عندما يتم تعيين البت 0 أو 1 أو 2 أو 3 على 1، يتم إنشاء مقاطعة حالة المودم.
4	سي تي اس	0	0، 1	واضح أن ترسل مُكمِّل مُدخل CTSn. عند ضبط البت 4 في سجل التحكم بالمودم (MCR) على 1 (حلقة)، يُعادل هذا البت DTR في سجل التحكم بالمودم (MCR).
5	دي إس آر	0	0، 1	مجموعة البيانات جاهزة مُكمِّل مُدخل DSR. عند ضبط البت 4 من MCR على 1 (حلقة)، يُعادل هذا البت RTSn في MCR.
6	RI	0	0، 1	مؤشر الحلقة مُكمِّل مُدخل RIn. عند ضبط البت 4 في مُعرِّف MCR على 1 (حلقة)، يُعادل هذا البت OUT1 في مُعرِّف MCR.
7	DCD	0	0، 1	كشف حامل البيانات مُكمِّل مُدخل DCDn. عند ضبط البت 4 في مُتحكم MCR على 1 (حلقة)، يُعادل هذا البت OUT2 في مُتحكم MCR.

سجل الخدش (اطرح سؤالاً)
يتم تعريف سجل Scratch في الجدول التالي.

أجزاء	اسم	الحالة الافتراضية	وظيفة
7..0	إس سي آر	00 ساعة	سجل قراءة/كتابة لوحدة المعالجة المركزية. لا يؤثر على عمل UART.

تدفقات الأدوات (اطرح سؤالاً)
يوفر هذا القسم تفاصيل حول تدفقات الأدوات.

 التصميم الذكي (اطرح سؤالاً)
Core16550 متاح للتنزيل في بيئة تصميم نشر IP من SmartDesign. يتم تكوين النواة باستخدام واجهة المستخدم الرسومية للتكوين ضمن SmartDesign، انظر الشكل التالي.
للحصول على معلومات حول كيفية استخدام SmartDesign لإنشاء النوى وتكوينها وتوصيلها وتوليدها، راجع دليل مستخدم SmartDesign.

الشكل 2-1. تكوين Core16550 

تدفقات المحاكاة (اطرح سؤالاً)
تم تضمين منصة اختبار المستخدم لـ Core16550 في جميع الإصدارات.
لتشغيل عمليات المحاكاة، حدد خيار "تدفق منصة اختبار المستخدم" ضمن SmartDesign، ثم انقر على "إنشاء تصميم" ضمن قائمة SmartDesign. يتم تحديد منصة اختبار المستخدم من خلال واجهة المستخدم الرسومية لتكوين منصة اختبار المستخدم الأساسية.
عندما يقوم SmartDesign بإنشاء مشروع Libero SoC، فإنه يقوم بتثبيت منصة اختبار المستخدم files.
لتشغيل منصة اختبار المستخدم، اضبط جذر التصميم على مُثُل Core16550 في لوحة تسلسل تصميم نظام Libero SoC، وانقر على أيقونة المحاكاة في نافذة تدفق تصميم نظام SoC. سيؤدي هذا إلى استدعاء ModelSim® وتشغيل المحاكاة تلقائيًا.

التوليف في Libero SoC (اطرح سؤالاً)
انقر على أيقونة Synthesis في نظام Libero SoC. ستظهر نافذة Synthesis. مشروع Synplify®. اضبط Synplify لاستخدام معيار Verilog 2001 إذا كان Verilog قيد الاستخدام. لتشغيل Synthesis، انقر على أيقونة Run.

المكان والمسار في Libero SoC (اطرح سؤالاً)
لتعيين مسار التصميم بشكل صحيح وتشغيل Synthesis، انقر على أيقونة التخطيط في Libero SoC واستدعِ المُصمم. لا يتطلب Core16550 أي إعدادات خاصة للمكان والمسار.

Core16550 (اطرح سؤالاً)

يوفر هذا القسم معلومات حول المعلمات المستخدمة في هذا النواة.

المعلمات (اطرح سؤالاً)
لا يدعم Core16550 أي معلمات ذات مستوى أعلى.

الواجهات الأساسية (اطرح سؤالاً)

يوفر هذا القسم ملخصًا للمدخلات والمخرجات.

وصف إشارة الإدخال/الإخراج (اطرح سؤالاً)
تتضمن القائمة التالية تعريفات Core16550 I/O.

اسم	يكتب	قطبية	وصف
مسبقا	مدخل	قليل	إعادة تعيين ماجستير
PCLK	مدخل	—	الساعة الرئيسية يُقسّم PCLK على قيمة سجلات المقسوم عليه. ثم يُقسّم الناتج على 16 للحصول على معدل البود. الإشارة الناتجة هي إشارة BAUDOUT. تُستخدم الحافة الصاعدة لهذا الدبوس لإصدار وميض لجميع إشارات الإدخال والإخراج.
الكتابة	مدخل	عالي	تمكين الكتابة/القراءة APB، نشط-عالي. عند ارتفاعه، تُكتب البيانات إلى موقع العنوان المحدد. عند انخفاضه، تُقرأ البيانات من موقع العنوان المحدد.
بادر[4:0]	مدخل	—	عنوان APB توفر هذه الحافلة الرابط لوحدة المعالجة المركزية إلى عنوان سجل Core16550 للقراءة منه أو الكتابة إليه.
بسيل	مدخل	عالي	APB select عندما يكون هذا مرتفعًا مع PENABLE، يتم تمكين القراءة والكتابة إلى Core16550.
بوداتا[7:0]	مدخل	—	ناقل إدخال البيانات سيتم كتابة البيانات الموجودة على هذه الحافلة في السجل المعنون أثناء دورة الكتابة.
قابل للتنفيذ	مدخل	عالي	تمكين APB عندما يكون هذا مرتفعًا مع PSEL، يتم تمكين القراءة والكتابة إلى Core16550.
البيانات الأولية[7:0]	الناتج	—	ناقل إخراج البيانات تحتفظ هذه الحافلة بقيمة السجل المعنون أثناء دورة القراءة.
سي تي إس إن	مدخل	قليل	واضح أن ترسل إشارة انخفاض النشاط هذه هي مُدخل يُشير إلى جاهزية الجهاز المُتصل (المودم) لاستقبال البيانات. يُمرر Core16550 هذه المعلومات إلى وحدة المعالجة المركزية عبر سجل حالة المودم. يُشير هذا السجل أيضًا إلى أنه في حال تغيّرت إشارة CTSn منذ آخر مرة، فقد تمت قراءة السجل.
DSRn	مدخل	قليل	مجموعة البيانات جاهزة إشارة النشاط المنخفض هذه هي مُدخل يُشير إلى جاهزية الجهاز المُتصل (المودم) لإعداد اتصال مع Core16550. يُمرر Core16550 هذه المعلومات إلى وحدة المعالجة المركزية (CPU) عبر سجل حالة المودم. يُشير هذا السجل أيضًا إلى ما إذا كانت إشارة DSRn قد تغيرت منذ آخر مرة تمت قراءة السجل فيها.
دي سي دي إن	مدخل	قليل	كشف حامل البيانات إشارة انخفاض النشاط هذه هي مُدخل يُشير إلى اكتشاف الجهاز المُتصل (المودم) لناقل. يُمرر Core16550 هذه المعلومات إلى وحدة المعالجة المركزية عبر سجل حالة المودم. يُشير هذا السجل أيضًا إلى ما إذا كانت إشارة DCDn قد تغيرت منذ آخر مرة تمت قراءة السجل فيها.
الخطيئة	مدخل	—	بيانات الإدخال التسلسلي تُنقل هذه البيانات إلى Core16550، وتُزامَن مع دبوس إدخال PCLK.
رين	مدخل	قليل	مؤشر الحلقة إشارة النشاط المنخفض هذه هي مُدخل يُظهر متى يستشعر الجهاز المُتصل (المودم) إشارة رنين على خط الهاتف. يُمرر Core16550 هذه المعلومات إلى وحدة المعالجة المركزية عبر سجل حالة المودم. يُشير هذا السجل أيضًا إلى متى تم استشعار الحافة الخلفية لـ RIn.
حسناً	الناتج	—	بيانات الإخراج التسلسلي تُنقل هذه البيانات من Core16550. تتم مزامنتها مع دبوس إخراج BAUDOUT.
رتس ان	الناتج	قليل	طلب الإرسال تُستخدم إشارة الخرج المنخفضة النشطة هذه لإبلاغ الجهاز المتصل (المودم) بأن Core16550 جاهز لإرسال البيانات. تتم برمجتها بواسطة وحدة المعالجة المركزية (CPU) من خلال سجل التحكم في المودم.

الجدول 4-1. ملخص إشارة الإدخال/الإخراج (تابع)
اسم	يكتب	قطبية	وصف
دي تي آر إن	الناتج	قليل	محطة بيانات جاهزة تُعلم إشارة الخرج المنخفضة النشطة الجهاز المتصل (المودم) بأن Core16550 جاهز لإنشاء رابط اتصال. تتم برمجتها بواسطة وحدة المعالجة المركزية (CPU) من خلال سجل التحكم في المودم.
OUT1n	الناتج	قليل	إخراج شنومكس هذا الناتج المنخفض النشط هو إشارة محددة من قبل المستخدم. تقوم وحدة المعالجة المركزية ببرمجة هذه الإشارة من خلال سجل التحكم في المودم ويتم ضبطها على القيمة المعاكسة.
OUT2n	الناتج	قليل	إخراج شنومكس إشارة خرج الطاقة المنخفضة هذه هي إشارة مُحددة من قِبل المستخدم. تُبرمج بواسطة وحدة المعالجة المركزية (CPU) عبر سجل التحكم في المودم، وتُضبط على القيمة المعاكسة.
انتر	الناتج	عالي	مقاطعة معلقة إشارة الخرج النشطة عالية المستوى هذه هي إشارة خرج المقاطعة من Core16550. وهي مبرمجة لتُفعّل عند حدوث أحداث معينة، لتُعلم وحدة المعالجة المركزية بوقوع هذا الحدث (للمزيد من التفاصيل، انظر سجل تعريف المقاطعة). ثم تتخذ وحدة المعالجة المركزية الإجراء المناسب.
بودوتن	الناتج	قليل	بود خارج هذه إشارة ساعة خرجية مستمدة من ساعة الإدخال لمزامنة تدفق بيانات الإخراج من SOUT.
ركسردن	الناتج	قليل	جهاز الإستقبال جاهز لإستقبال الإرسالات. يتم الإشارة إلى وحدة المعالجة المركزية من خلال إشارة الإخراج المنخفضة النشطة هذه بأن قسم المستقبل في Core16550 متاح لقراءة البيانات.
تي اكس ار دي ان	الناتج	قليل	جهاز الإرسال جاهز لنقل البيانات. تشير هذه الإشارة النشطة المنخفضة إلى وحدة المعالجة المركزية أن قسم المرسل في Core16550 يحتوي على مساحة لكتابة البيانات من أجل النقل.
rxfifo_فارغ	الناتج	عالي	استقبل FIFO فارغًا. تصبح هذه الإشارة عالية عندما يكون FIFO المستقبل فارغًا.
rxfifo_full	الناتج	عالي	استقبل FIFO بالكامل. تصبح هذه الإشارة عالية عندما يكون FIFO المستقبل ممتلئًا.

مخططات التوقيت (اطرح سؤالاً)
يوفر هذا القسم مخططات التوقيت لهذا النواة.

 دورة كتابة البيانات ودورة قراءة البيانات (اطرح سؤالاً)
يوضح الشكل 5-1 والشكل 5-2 علاقات توقيت دورة الكتابة ودورة القراءة بالنسبة لساعة نظام APB، PCLK.

سجل اكتب (اطرح سؤالاً)
يوضح الشكل التالي أن إشارات العنوان والتحديد والتمكين مُثبّتة، ​​ويجب أن تكون صالحة قبل الحافة الصاعدة لإشارة PCLK. تتم الكتابة عند الحافة الصاعدة لإشارة PCLK.

سجل القراءة (اطرح سؤالاً)
يوضح الشكل التالي أن إشارات العنوان والتحديد والتمكين مُثبّتة، ​​ويجب أن تكون صالحة قبل الحافة الصاعدة لإشارة PCLK. تتم القراءة عند الحافة الصاعدة لإشارة PCLK. لمزيد من التفاصيل حول الأوصاف وأشكال الموجات التوقيتية، راجع مواصفات AMBA.

مزامنة جهاز الاستقبال (اطرح سؤالاً)
عندما يكتشف المُستقبِل حالة منخفضة في تدفق البيانات الواردة، يُزامنها. بعد حافة البداية، ينتظر UART 1.5 × (طول البت العادي). يؤدي هذا إلى قراءة كل بت لاحق في منتصف عرضه. يوضح الشكل التالي عملية المزامنة هذه.

الشكل 5-3. مزامنة جهاز الاستقبال

تشغيل مقعد الاختبار (اطرح سؤالاً)
يتوفر مع Core16550 منصة اختبار واحدة فقط: منصة اختبار مستخدم Verilog. هذه منصة اختبار سهلة الاستخدام ومكتوبة بلغة Verilog. صُممت هذه المنصة لتعديلات العملاء.

اختبار المستخدم (اطرح سؤالاً)
يوضح الشكل التالي مخطط الكتلة للنموذج السابقampتصميم المستخدم واختباره.
الشكل 6-1. منصة اختبار مستخدم Core16550

يتضمن اختبار المستخدم مثالًا بسيطًاampتصميم يعمل كمرجع للمستخدمين الذين يريدون تنفيذ تصميماتهم الخاصة.
منصة الاختبار للسابقينampيُطبّق تصميم المستخدم مجموعةً فرعيةً من الوظائف المُختَبَرة في منصة اختبار التحقق، لمزيدٍ من التفاصيل، انظر منصة اختبار المستخدم. من الناحية النظرية، كما هو موضح في الشكل 6-1، تتم محاكاة إنشاء Core16550 باستخدام متحكم سلوكي واتصال حلقة ارتدادية مُحاكاة. على سبيل المثالampيوضح لك موقع testbench الخاص بالمستخدم عملية الإرسال والاستقبال بواسطة نفس وحدة Core16550، حتى تتمكن من الحصول على فهم أساسي لكيفية استخدام هذه النواة.
يوضح اختبار المستخدم عمليات الإعداد والإرسال والاستقبال الأساسية لـ Core16550. ينفذ اختبار المستخدم الخطوات التالية:

1. اكتب إلى سجلات التحكم.
2. التحقق من البيانات المستلمة.
3. قم بتشغيل الإرسال والاستقبال.
4. قراءة سجلات التحكم.
5. إرسال واستقبال بايت واحد.

استخدام الجهاز والأداء (اطرح سؤالاً)

يوضح الجدول التالي بيانات استخدام وأداء Core16550. الجدول 7-1. استخدام وأداء Core16550 PolarFire و PolarFire SoC

تفاصيل الجهاز		موارد			كبش
عائلة	جهاز	4LUT	دي اف اف	عناصر المنطق	ميكروسرام
بولار فاير®	MPF100T- FCSG325I	752	284	753	2
PolarFire®SoC	MPFS250TS- FCSG536I	716	284	720	2
RTG4 ™	RT4G150- 1CG1657M	871	351	874	2
إيجلو® 2	M2GL050TFB GA896STD	754	271	1021	2
سمارت فيوجن® 2	M2S050TFBG A896STD	754	271	1021	2
سمارت فيوجن®	A2F500M3G- قياسي	1163	243	1406	2
إيجلو®/إيجلو	AGL600- قياسي/AGLE600 الإصدار 2	1010	237	1247	2
الاندماج	AFS600-STD	1010	237	1247	2
بروآسيك® 3/إي	A3P600-STD	1010	237	1247	2
بروآسيك بلس®	APA075-STD	1209	233	1442	2
آرتاكس-S	RTAX250S- قياسي	608	229	837	2
أكسيليريتور®	AX125-STD	608	229	837	2

المشكلات التي تم حلها (اطرح سؤالاً)
يحتوي الجدول التالي على جميع المشكلات التي تم حلها لإصدارات Core16550 المختلفة.
الجدول 8-1. قضايا حلها

إصدار	التغييرات
الإصدار 3.4	يستخدم Core16550 الكلمة المفتاحية "break" في نظام Verilog كاسم سجل، مما كان يُسبب خطأً في بناء الجملة. تم إصلاح هذه المشكلة باستبدال الكلمة المفتاحية باسم آخر. تمت إضافة دعم عائلة PolarFire®

تاريخ المراجعة (اطرح سؤالاً)

يصف سجل المراجعة التغييرات التي تم تنفيذها في المستند. يتم سرد التغييرات حسب المراجعة، بدءًا من الإصدار الأحدث.

دعم Microchip FPGA

تدعم مجموعة منتجات Microchip FPGA منتجاتها بخدمات دعم متنوعة ، بما في ذلك خدمة العملاء ، ومركز الدعم الفني للعملاء ، أ webالموقع الإلكتروني ومكاتب المبيعات العالمية. يُنصح العملاء بزيارة موارد مايكروشيب الإلكترونية قبل التواصل مع فريق الدعم، فمن المرجح أن تكون استفساراتهم قد أُجيب عليها مسبقًا.
اتصل بمركز الدعم الفني من خلال webالموقع في www.microchip.com/support اذكر رقم قطعة جهاز FPGA، واختر فئة الحالة المناسبة، وقم بتحميل التصميم fileأثناء إنشاء حالة دعم فني.
اتصل بخدمة العملاء للحصول على دعم غير تقني للمنتجات ، مثل تسعير المنتج وترقيات المنتج ومعلومات التحديث وحالة الطلب والتفويض.

• من أمريكا الشمالية، اتصل على 800.262.1060
• من بقية العالم، اتصل على 650.318.4460
• فاكس من أي مكان في العالم 650.318.8044

معلومات الرقاقة

العلامات التجارية
اسم وشعار "Microchip" وشعار "M" والأسماء والشعارات والعلامات التجارية الأخرى هي علامات تجارية مسجلة وغير مسجلة لشركة Microchip Technology Incorporated أو الشركات التابعة لها و/أو الشركات الفرعية في الولايات المتحدة و/أو دول أخرى ("علامات Microchip التجارية"). يمكن العثور على معلومات حول العلامات التجارية لشركة Microchip على https://www.microchip.com/en-us/about/legal-information/microchip-trademarks
رقم الكتاب الدولي:

إشعار قانوني

• لا يجوز استخدام هذا المنشور والمعلومات الواردة فيه إلا مع منتجات Microchip، بما في ذلك تصميم منتجات Microchip واختبارها ودمجها مع تطبيقك. استخدام هذه المعلومات
  بأي طريقة أخرى تنتهك هذه الشروط. يتم توفير المعلومات المتعلقة بتطبيقات الجهاز فقط لراحتك وقد يتم استبدالها بالتحديثات. تقع على عاتقك مسؤولية التأكد من أن طلبك يلبي المواصفات الخاصة بك. اتصل بمكتب مبيعات Microchip المحلي للحصول على دعم إضافي أو احصل على دعم إضافي على www.microchip.com/en-us/support/design-help/client-support-services
• يتم توفير هذه المعلومات من قبل شركة MICROCHIP "كما هي". لا تقدم شركة MICROCHIP أي تعهدات أو ضمانات من أي نوع سواء كانت صريحة أو ضمنية، مكتوبة أو شفوية، قانونية أو غير ذلك، فيما يتعلق بالمعلومات بما في ذلك على سبيل المثال لا الحصر أي ضمانات ضمنية بعدم الانتهاك وقابلية التسويق والملاءمة لغرض معين، أو الضمانات المتعلقة بحالتها أو جودتها أو أدائها.
• لن تكون شركة مايكرو شيب مسؤولة بأي حال من الأحوال عن أي خسارة أو ضرر أو تكلفة أو نفقات غير مباشرة أو خاصة أو عقابية أو عرضية أو تبعية من أي نوع كانت تتعلق بالمعلومات أو استخدامها، مهما كان سببها، حتى لو تم إخطار مايكرو شيب بإمكانية حدوث ذلك أو كانت الأضرار متوقعة. إلى أقصى حد يسمح به القانون، لن تتجاوز مسؤولية مايكرو شيب الإجمالية عن جميع المطالبات المتعلقة بأي شكل من الأشكال بالمعلومات أو استخدامها مبلغ الرسوم، إن وجدت، التي دفعتها مباشرة لشركة مايكرو شيب مقابل المعلومات.
• إن استخدام أجهزة Microchip في تطبيقات دعم الحياة و/أو السلامة يكون على مسؤولية المشتري بالكامل، ويوافق المشتري على الدفاع عن Microchip وتعويضها وحمايتها من أي أضرار أو مطالبات أو دعاوى أو نفقات ناجمة عن مثل هذا الاستخدام. لا يتم نقل أي تراخيص، ضمناً أو بطريقة أخرى، بموجب أي حقوق ملكية فكرية لشركة Microchip ما لم يُنص على خلاف ذلك.

ميزة حماية رمز أجهزة Microchip
لاحظ التفاصيل التالية لميزة حماية الكود على منتجات Microchip:

• تتوافق منتجات Microchip مع المواصفات الواردة في ورقة بيانات Microchip الخاصة بها.
• تعتقد شركة مايكروشيب أن مجموعة منتجاتها آمنة عند استخدامها بالطريقة المقصودة، وضمن مواصفات التشغيل، وفي ظل الظروف العادية.
• تقدر شركة Microchip حقوق الملكية الفكرية الخاصة بها وتحميها بقوة. إن محاولات انتهاك ميزات حماية الكود الخاصة بمنتجات Microchip محظورة تمامًا وقد تنتهك قانون الألفية الجديدة لحقوق طبع ونشر المواد الرقمية.
• لا تستطيع شركة Microchip ولا أي شركة أخرى لتصنيع أشباه الموصلات ضمان أمان الكود الخاص بها. لا تعني حماية الكود أننا نضمن أن المنتج "غير قابل للكسر". تتطور حماية الكود باستمرار. تلتزم شركة Microchip بتحسين ميزات حماية الكود الخاصة بمنتجاتنا باستمرار.

دليل المستخدم
© 2025 Microchip Technology Inc. والشركات التابعة لها

المستندات / الموارد

جهاز إرسال واستقبال عالمي غير متزامن من نوع MICROCHIP Core16550 [بي دي اف] دليل المستخدم الإصدار 3.4، الإصدار 3.3، جهاز إرسال واستقبال غير متزامن عالمي Core16550، جهاز إرسال واستقبال غير متزامن عالمي، جهاز إرسال واستقبال غير متزامن، جهاز إرسال واستقبال، جهاز إرسال

مراجع

• دليل المستخدم