محتويات يخفي
1 إنتل FPGA تحميل كابل اتصال التوصيل الثاني
2 إعداد كابل تنزيل Intel® FPGA II
3 مواصفات كابل تنزيل Intel FPGA II
4 JTAG قيود التوقيت والأشكال الموجية
5 ضبط تلقائي لتردد TCK لكابل تنزيل Intel FPGA II
6 معلومات إضافية
7 بيانات الشهادة
8 سجل المراجعة
9 المستندات / الموارد
9.1 مراجع
10 منشورات ذات صلة

Intel-FPGA-Download-Cable-II-Plug-Connection-LOGO

إنتل FPGA تحميل كابل اتصال التوصيل الثاني

intel-FPGA-Download-Cable-II-Plug-Connection-PRODUCT

إعداد كابل تنزيل Intel® FPGA II

انتباه: تم تغيير اسم كابل التنزيل إلى Intel® FPGA Download Cable II . بعض file ربما لا تزال الأسماء تشير إلى USB-Blaster II.

انتباه: ما لم يُنص على خلاف ذلك، فإن أي استخدام لمصطلحات "كابل" أو "كابل تنزيل" يجب أن يشير تحديدًا إلى Intel FPGA Download Cable II.
يربط كابل تنزيل Intel FPGA II منفذ USB على كمبيوتر مضيف مع Intel FPGA المثبت على لوحة دوائر مطبوعة. يرسل كابل تنزيل Intel FPGA II البيانات من الكمبيوتر المضيف إلى رأس قياسي ذو 10 سنون متصل بـ FPGA. يمكنك استخدام Intel FPGA Download Cable II لما يلي:

  • قم بتنزيل بيانات التكوين بشكل متكرر إلى النظام أثناء إنشاء النماذج الأولية
  • بيانات البرنامج في النظام أثناء الإنتاج
  • برمجة المفاتيح والصمامات بمعيار التشفير المتقدم (AES).

الأجهزة والأنظمة المدعومة 
يمكنك استخدام Intel FPGA Download Cable II لتنزيل بيانات التكوين على الأجهزة التالية:

  • سلسلة Intel Stratix® FPGAs
  • سلسلة Intel Cyclone® FPGAs
  • إنتل MAX® سلسلة CPLDs
  • سلسلة Intel Arria® FPGAs

يمكنك تنفيذ البرمجة داخل النظام للأجهزة التالية:

  • أجهزة التكوين المحسنة EPC4 وEPC8 وEPC16
  • أجهزة التكوين التسلسلية EPCS1 وEPCS4 وEPCS16 وEPCS64 وEPCS/Q128 وEPCQ256 وEPCQ-L وEPCQ512

يدعم Intel FPGA Download Cable II الأنظمة المستهدفة باستخدام ما يلي:

  • 5.0 فولت TTL، 3.3 فولت LVTTL/LVCMOS
  • معايير الإدخال/الإخراج أحادية العضوية من 1.5 فولت إلى 3.3 فولت

متطلبات مصدر الطاقة 

  • 5.0 فولت من كابل تنزيل Intel FPGA II
  • بين 1.5 فولت و5.0 فولت من لوحة الدائرة المستهدفة

متطلبات البرامج والدعم 

  • ويندوز 7/8/10 (32 بت و 64 بت)
  • نظام التشغيل Windows XP (32 بت و64 بت)
  • ويندوز سيرفر 2008 R2 (64 بت)
  • منصات Linux مثل Red Hat Enterprise 5

ملحوظة:  
استخدم الإصدار 14.0 أو الأحدث من برنامج Intel Quartus® Prime لتكوين جهازك. يدعم الإصدار 13.1 من Intel Quartus Prime معظم إمكانيات Intel FPGA Download Cable II. إذا كنت تستخدم هذا الإصدار، فقم بتثبيت أحدث تصحيح للتوافق الكامل. يدعم Intel FPGA Download Cable II أيضًا الأدوات التالية:

  • Intel Quartus Prime Programmer (والإصدار المستقل)
  • محلل المنطق Intel Quartus Prime Signal Tap II (والإصدار المستقل)
  • JTAG وأدوات التصحيح التي يدعمها JTAG الخادم. على سبيل المثالampعلى:
    • وحدة تحكم النظام
    • مصحح الأخطاء Nios® II
    • مصحح أخطاء Arm* DS-5

تثبيت كابل تنزيل Intel FPGA II للتكوين أو البرمجة 

  1. افصل كابل الطاقة عن لوحة الدائرة.
  2. قم بتوصيل كابل تنزيل Intel FPGA II بمنفذ USB الموجود على جهاز الكمبيوتر الخاص بك وبمنفذ كابل التنزيل.
  3. قم بتوصيل كابل تنزيل Intel FPGA II بالرأس ذي 10 سنون الموجود على لوحة الجهاز.
  4. أعد توصيل كابل الطاقة لإعادة توصيل الطاقة بلوحة الدائرة.

كابل تنزيل Intel FPGA II 

Intel-FPGA-Download-Cable-II-Plug-Connection-1

ملحوظة:  
للحصول على أبعاد التوصيل والرأس وأسماء الدبوس وظروف التشغيل، راجع فصل مواصفات Intel FPGA Download Cable II.

معلومات ذات صلة
مواصفات Intel FPGA تنزيل Cable II في الصفحة 8

تثبيت برنامج تشغيل Intel FPGA Download Cable II على أنظمة Windows 7/8/10 
يجب أن يكون لديك امتيازات إدارة النظام (المسؤول) لتثبيت برامج تشغيل كبل التنزيل. يتم تضمين برامج تشغيل كبل التنزيل في تثبيت برنامج Intel Quartus Prime. قبل أن تبدأ التثبيت، تأكد من وجود برنامج تشغيل كبل التنزيل في الدليل الخاص بك: \ \drivers\usb-blaster-ii.

  1. قم بتوصيل كابل التنزيل بمنفذ USB بجهاز الكمبيوتر الخاص بك. عند توصيله للمرة الأولى، تظهر رسالة تفيد بأنه لم يتم تثبيت برنامج تشغيل الجهاز بنجاح.
  2.  من Windows Device Manager، حدد موقع الأجهزة الأخرى وانقر بزر الماوس الأيمن فوق USB-BlasterII العلوي. Intel-FPGA-Download-Cable-II-Plug-Connection-2
    تحتاج إلى تثبيت برامج تشغيل لكل واجهة: واحد لـ JTAG واجهة وواحدة لواجهة وحدة تحكم النظام.
  3. في قائمة النقر بزر الماوس الأيمن، انقر فوق تحديث برنامج التشغيل. يظهر مربع حوار تحديث برنامج التشغيل – USB BlasterII. 1. إعداد كابل تنزيل Intel® FPGA II 683719 | 2019.10.23 أرسل
  4. انقر فوق استعراض جهاز الكمبيوتر الخاص بي بحثًا عن برنامج التشغيل للمتابعة.
  5. انقر فوق "استعراض..." واستعرض للوصول إلى موقع برنامج التشغيل على نظامك: \ \drivers\usb-blaster-ii. انقر فوق موافق.
  6. انقر فوق "التالي" لتثبيت برنامج التشغيل.
  7. انقر فوق "تثبيت" عند سؤالك عما إذا كنت تريد التثبيت. يجب أن يكون لديك الآن JTAG يظهر الكابل في إدارة الأجهزة.  Intel-FPGA-Download-Cable-II-Plug-Connection-3
  8. الآن، قم بتثبيت برنامج التشغيل للواجهة الأخرى. ارجع إلى الخطوة 2 وكرر العملية لأجهزة كابل التنزيل الأخرى. عند الانتهاء، ستكون قد قمت بإضافة USB-Blaster II (JTAG واجهة) تحت JTAG الكابلات.

تثبيت برنامج تشغيل Intel FPGA Download Cable II على أنظمة Linux
بالنسبة لنظام التشغيل Linux، يدعم كابل التنزيل Red Hat Enterprise 5 و6 و7. للوصول إلى الكابل، يستخدم برنامج Intel Quartus Prime برامج تشغيل Red Hat USB المدمجة، وUSB file النظام (usbfs). بشكل افتراضي، الجذر هو المستخدم الوحيد المسموح له باستخدام usbfs. يجب أن يكون لديك امتيازات إدارة النظام (الجذر) لتكوين برامج تشغيل Intel FPGA Download Cable II.

  1. إنشاء file اسمه /etc/udev/rules.d/51-usbblaster.rules وأضف الأسطر التالية إليه. (القواعد file قد يكون موجودًا بالفعل إذا قمت بتثبيت إصدار سابق.)
    1. Red Hat Enterprise 5 وما فوق، كابل تنزيل Intel FPGA II
      الأنظمة الفرعية==”usb”، ATTRS{idVendor}==”09fb”، ATTRS{idProduct}==”6010″، MODE=”0666″
      الأنظمة الفرعية==”usb”، ATTRS{idVendor}==”09fb”، ATTRS{idProduct}==”6810″، MODE=”0666″
      حذر: ينبغي أن يكون هناك ثلاثة أسطر فقط في هذا file، أحدهما يبدأ بتعليق والآخران يبدأان بـ BUS. لا تقم بإضافة فواصل أسطر إضافية إلى .rules file.
  2. أكمل التثبيت الخاص بك عن طريق إعداد أجهزة البرمجة في برنامج Intel Quartus Prime. انتقل إلى قسم "إعداد جهاز Intel FPGA Download Cable II باستخدام برنامج Intel Quartus Prime".

لمزيد من المعلومات حول تنزيل تثبيت برنامج تشغيل الكبل، راجع صفحة معلومات برامج تشغيل الكبل والمحول.
معلومات ذات صلة

  • إعداد جهاز Intel FPGA Download Cable II باستخدام برنامج Intel Quartus Prime في الصفحة 7
  • معلومات حول برامج تشغيل الكابل والمحول

تثبيت برنامج تشغيل Intel FPGA Download Cable II على أنظمة Windows XP
يجب أن يكون لديك امتيازات إدارة النظام (المسؤول) لتثبيت برنامج تشغيل كبل التنزيل. يتم تضمين برامج تشغيل كبل التنزيل في تثبيت برنامج Intel Quartus Prime. قبل أن تبدأ التثبيت، تأكد من وجود برنامج تشغيل كبل التنزيل في الدليل الخاص بك: \ \drivers\usb-blasterii.

إعداد جهاز Intel FPGA Download Cable II باستخدام برنامج Intel Quartus Prime 

  1. قم بتشغيل برنامج Intel Quartus Prime.
  2. من القائمة "أدوات"، انقر فوق "المبرمج".
  3. انقر فوق إعداد الأجهزة.
  4. انقر فوق علامة التبويب إعدادات الأجهزة.
  5. من قائمة الأجهزة المحددة حاليًا، حدد Intel FPGA Download Cable II.
  6. انقر فوق إغلاق.
  7. في قائمة الوضع، اختر وضع البرمجة المناسب. يصف الجدول أدناه كل وضع.

أوضاع البرمجة 

وضع وصف الوضع
مجموعة عمل الاختبار المشترك (JTAG) برمجة أو تكوين جميع الأجهزة التي يدعمها برنامج Quartus Prime عبر JTAG برمجة.
البرمجة في المقبس غير مدعوم بواسطة كابل تنزيل Intel FPGA II.
البرمجة التسلسلية السلبية يقوم بتكوين جميع الأجهزة التي يدعمها برنامج Quartus Prime باستثناء أجهزة التكوين المحسنة (EPC) وأجهزة التكوين التسلسلية (EPCS/Q).
البرمجة التسلسلية النشطة برامج جهاز واحد EPCS1، EPCS4، EPCS16، EPCS64، EPCS/ Q128، EPCQ256، EPCQ-L وEPCQ512.

للحصول على مساعدة تفصيلية حول استخدام برنامج Quartus Prime Programmer، راجع دليل مستخدم Intel Quartus Prime Pro Edition: Programmer أو دليل مستخدم Intel Quartus Prime Standard Edition: Programmer.

معلومات ذات صلة

  • دليل مستخدم Intel Quartus Prime Pro Edition: مبرمج
  • دليل مستخدم Intel Quartus Prime Standard Edition: مبرمج

مواصفات كابل تنزيل Intel FPGA II

المجلدtagالمتطلبات (هـ)
يجب أن يكون طرف Intel FPGA Download Cable II VCC(TRGT) متصلاً بمجلد معينtage للجهاز الذي تتم برمجته. قم بتوصيل مقاومات السحب بنفس مصدر الطاقة مثل كابل تنزيل Intel FPGA II: VCC(TRGT).

إنتل FPGA تحميل كابل II VCC(TRGT) Pin Voltagالمتطلبات (هـ) 

عائلة الأجهزة إنتل FPGA تحميل كابل II VCC المجلدtag(هـ) مطلوب
أريا جي إكس كما حدد VCCSL
أريا الثاني جي إكس كما حدد VCCPD أو الخامسCCIO البنك 8C
أريا ف كما حدد VCCPD البنك 3 أ
إنتل آريا 10 كما حدد VCCPGM أو الخامسCCIO
الإعصار الثالث كما حدد Vسي سي ايه أو الخامسCCIO
الإعصار الرابع كما حدد VCCIO. البنك 9 لأجهزة Cyclone IV GX والبنك 1 لأجهزة Cyclone IV E.
الإعصار الخامس كما حدد VCCPD البنك 3 أ
EPC4، EPC8، EPC16 3.3 فولت
EPCS1، EPCS4، EPCS16، EPCS64، EPCS128 3.3 فولت
EPCS/Q16، EPCS/Q64، EPCS/Q128، EPCQ256، EPCQ512 3.3 فولت
إي بي سي كيو-إل 1.8 فولت
ماكس الثاني، ماكس الخامس كما حدد VCCIO البنك 1
إنتل ماكس 10 كما حدد VCCIO
ستراتيكس الثاني، ستراتيكس الثاني جي إكس كما حدد VCCSL
ستراتيكس الثالث، ستراتيكس الرابع كما حدد VCCPGM أو الخامسCCPD
ستراتكس الخامس كما حدد VCCPD البنك 3 أ

اتصال من الكابل إلى اللوحة
يتصل كبل USB القياسي بمنفذ USB الموجود بالجهاز.

إنتل FPGA تنزيل مخطط كتلة الكابل II 

Intel-FPGA-Download-Cable-II-Plug-Connection-4

إنتل FPGA تحميل اتصال كابل II التوصيل 
يتصل القابس الأنثوي ذو 10 سنون برأس ذكر ذو 10 سنون على لوحة الدائرة التي تحتوي على الجهاز المستهدف.

أبعاد كابل تنزيل Intel FPGA II ذو 10 سنون - بوصة ومليمتر 

Intel-FPGA-Download-Cable-II-Plug-Connection-5

البعد الثاني لكابل تنزيل Intel FPGA - البوصات والمليمترات 

Intel-FPGA-Download-Cable-II-Plug-Connection-6 10-Pin II أنثى التوصيل أسماء الإشارات وأوضاع البرمجة 

دبوس الوضع التسلسلي النشط (AS). الوضع التسلسلي السلبي (PS). JTAG وضع
اسم الإشارة وصف اسم الإشارة وصف اسم الإشارة وصف
1 دي سي إل كيه ساعة التكوين دي سي إل كيه ساعة التكوين أطفال الثقافة التقليدية ساعة الاختبار
2 أرضي الأرض إشارة أرضي الأرض إشارة أرضي الأرض إشارة
3 تم_الموافقة تم التكوين تم_الموافقة تم التكوين TDO اختبار إخراج البيانات
4 VCC(TRGT) مصدر الطاقة المستهدف VCC(TRGT) مصدر الطاقة المستهدف VCC(TRGT) مصدر الطاقة المستهدف
5 تكوين التحكم في التكوين تكوين التحكم في التكوين إدارة النقل والمواصلات وضع الاختبار حدد الإدخال
6 nCE تمكين شريحة الهدف - - PROC_RST المعالج إعادة
7 البيانات البيانات التسلسلية النشطة خارج NSTATUS حالة التكوين - -
8 nCS حدد شريحة جهاز التكوين التسلسلي nCS حدد شريحة جهاز التكوين التسلسلي - -
9 ASDI البيانات التسلسلية النشطة في البيانات 0 البيانات التسلسلية السلبية في تي دي اي اختبار إدخال البيانات
10 أرضي الأرض إشارة أرضي الأرض إشارة أرضي الأرض إشارة
ملحوظة: استخدم الدبوس 6 لإعادة ضبط المعالج الثابت ضمن JTAG وضع.
ملحوظة: تنطبق الملاحظة التالية أدناه فقط على أجهزة Intel Arria 10 والأجهزة التي تعمل بنظام SoC الأقدم. لا يتم استخدام PROC_RST لأجهزة Intel Stratix 10 SoC. في جTAG في الوضع، يمكن استخدام طرف PROC_RST لتشغيل إعادة تعيين دافئة لكتلة HPS عند المطالبة بذلك عبر مصحح أخطاء ARM DS-5. PROC_RST هي إشارة منخفضة نشطة وليست دبوسًا جامعًا مفتوحًا. وعلى هذا النحو، لا يوصى بتوصيل PROC_RST بـ HPS_nRST مباشرة. يجب عليك بدلاً من ذلك توصيل هذا الدبوس بجهاز ثانوي مثل MAX V CPLD، واستخدام الجهاز لإدارة شبكة إعادة تعيين HPS.
اتصال رأس لوحة الدائرة
يحتوي الرأس الذكر ذو 10 سنون، والذي يتصل بمقبس أنثى ذو 10 سنون لكابل تنزيل Intel FPGA II، على صفين من خمسة سنون
حذر: إذا كانت وصلة الرأس الموجودة على لوحة الدائرة عبارة عن وعاء ذكر، فيجب أن تحتوي على فتحة رئيسية. بدون فتحة المفتاح، لن يتم توصيل القابس الأنثوي ذو 10 سنون. يوضح الشكل التالي رأسًا ذكريًا نموذجيًا مكونًا من 10 سنون مع فتحة رئيسية.
أبعاد رأس الذكور ذات 10 دبابيس - البوصات والمليمترات 
Intel-FPGA-Download-Cable-II-Plug-Connection-7
على الرغم من أنه يمكن استخدام رأس تثبيت على السطح مكون من 10 سنون للكابل، إلا أن Intel توصي باستخدام موصل عبر الفتحة. تصمد الموصلات عبر الفتحة بشكل أفضل في ظل عمليات الإدخال والإزالة المتكررة.
ظروف التشغيل 
تلخص الجداول التالية الحد الأقصى للتقييمات وظروف التشغيل الموصى بها وظروف تشغيل التيار المستمر لكابل تنزيل Intel FPGA II.
إنتل FPGA تحميل كابل II الحد الأقصى للتقييمات المطلقة
رمز المعلمة شروط الحد الأدنى الأعلى وحدة
VCC(TRGT) حجم العرض المستهدفtage فيما يتعلق بالأرض -0.5 6.5 V
في سي سي (يو إس بي) وحدة تخزين USBtage فيما يتعلق بالأرض -0.5 6.0 V
تابع… 
رمز المعلمة شروط الحد الأدنى الأعلى وحدة
II تيار الإدخال الجانبي المستهدف رقم 7 -100.0 100.0 mA
الثاني (أوسب) تيار إمداد USB VBUS - 200.0 mA
Io تيار إخراج الجانب المستهدف الدبابيس: 1، 5، 6، 8، 9 -50.0 50.0 mA

ظروف التشغيل الموصى بها لكابل تنزيل Intel FPGA II 

رمز المعلمة شروط الحد الأدنى الأعلى وحدة
VCC(TRGT) حجم العرض المستهدفtagه، عملية 5.0 فولت — 4.75 5.25 V
حجم العرض المستهدفtagه، عملية 3.3 فولت — 3.0 3.6 V
حجم العرض المستهدفtagه، عملية 2.5 فولت — 2.375 2.625 V
حجم العرض المستهدفtagه، عملية 1.8 فولت — 1.71 1.89 V
حجم العرض المستهدفtagه، عملية 1.5 فولت — 1.43 1.57 V

ظروف تشغيل كابل تنزيل Intel FPGA II DC 

رمز المعلمة شروط الحد الأدنى الأعلى وحدة
في إتش مدخلات عالية المستوى المجلدtage VCC(TRGT) >= 2.0 فولت 0.7 × VCC (TRGT) — V
مدخلات عالية المستوى المجلدtage VCC(TRGT) <2.0 فولت 0.65 × VCC (TRGT) — V
فيل حجم الإدخال منخفض المستوىtage VCC(TRGT) >= 2.0 فولت — 0.3 × VCC(TRG

T)

 V
حجم الإدخال منخفض المستوىtage VCC(TRGT) >= 2.0 فولت — 0.2 × VCC(TRG

T)

 V
فوه 5.0-V مجلد الإخراج عالي المستوىtage Vنسخة (TRGT) = 4.5 فولت ، أناOH = -32 مللي أمبير 3.8 — V
3.3-V مجلد الإخراج عالي المستوىtage Vنسخة (TRGT) = 3.0 فولت ، أناOH = -24 مللي أمبير 2.4 — V
2.5-V مجلد الإخراج عالي المستوىtage Vنسخة (TRGT) = 2.3 فولت ، أناOH = -12 مللي أمبير 1.9 — V
1.8-V مجلد الإخراج عالي المستوىtage Vنسخة (TRGT) = 1.65 فولت ، أناOH = -8 مللي أمبير 1.2 — V
1.5-V مجلد الإخراج عالي المستوىtage Vنسخة (TRGT) = 1.4 فولت ، أناOH = -6 مللي أمبير 1.0 — V
المجلد 5.0-V حجم الإخراج منخفض المستوىtage Vنسخة (TRGT) = 4.5 فولت ، أناOL = 32 مللي أمبير — 0.55 V
3.3-V حجم الإخراج منخفض المستوىtage Vنسخة (TRGT) = 3.0 فولت ، أناOL = 24 مللي أمبير — 0.55 V
2.5-V حجم الإخراج منخفض المستوىtage Vنسخة (TRGT) = 2.3 فولت ، أناOL = 12 مللي أمبير — 0.3 V
1.8-V حجم الإخراج منخفض المستوىtage Vنسخة (TRGT) = 1.65 فولت ، أناOL = 8 مللي أمبير — 0.45 V
1.5-V حجم الإخراج منخفض المستوىtage Vنسخة (TRGT) = 1.4 فولت ، أناOL = 6 مللي أمبير — 0.3 V
المحكمة الجنائية الدولية (TRGT) تيار التشغيل (بدون تحميل) VCC(TRGT)=5.5 فولت — 316 uA

JTAG قيود التوقيت والأشكال الموجية

توقيت الموجي لJTAG الإشارات (من منظور الجهاز المستهدف) 

Intel-FPGA-Download-Cable-II-Plug-Connection-8

لاستخدام كابل تنزيل Intel FPGA II بأقصى قدرة (24 ميجا هرتز)، قم بالوفاء بقيود التوقيت كما هو موضح في علامة التبويب أدناه للجهاز المستهدف. تتطلب قيود التوقيت أن تأخذ في الاعتبار مواصفات الجهاز بالإضافة إلى تأخيرات نشر التتبع. إذا لم تتبع القيود الموصى بها، فقد تواجه مشكلات في التوقيت عند التردد 24 ميجاهرتز. إذا لم يتمكن التصميم المستهدف من تلبية هذه القيود، فقم بتقليل احتمالية حدوث مشكلات التوقيت عن طريق إبطاء تردد TCK. راجع قسم "تغيير تردد TCK" للحصول على إرشادات حول تشغيل كابل التنزيل بسرعة أبطأ.

JTAG قيود التوقيت للجهاز المستهدف 

رمز المعلمة الحد الأدنى الأعلى وحدة
tJCP فترة الساعة TCK 41.67 — ns
tJCH ساعة TCK عالية الوقت 20.83 — ns
tJCL ساعة TCK منخفضة الوقت 20.83 — ns
tJPCO JTAG ساعة المنفذ إلى JTAG إخراج الرأس — 5.46 (2.5 فولت)

2.66 (1.5 فولت)

 ns
تابع… 
رمز المعلمة الحد الأدنى الأعلى وحدة
tJPSU_TDI JTAG وقت إعداد المنفذ (TDI) — 24.42 ns
tJPSU_TMS JTAG وقت إعداد المنفذ (TMS) — 26.43 ns
tJPH JTAG وقت عقد المنفذ — 17.25 ns

ويستند التوقيت المحاكى إلى نموذج توقيت بطيء، وهو بيئة السيناريو الأسوأ. لجهاز خاص JTAG معلومات التوقيت، راجع ورقة بيانات الجهاز ذات الصلة.

قيود توقيت تنزيل كابل Intel FPGA II 

Intel-FPGA-Download-Cable-II-Plug-Connection-9

إذا لم تتمكن من تلبية 24 ميجا هرتز، فيجب عليك تقليل الترددات إلى 16-6 ميجا هرتز. وفيما يلي بعض السابقينampرمز le لتعيين الحد الأقصى لتردد TCK على 6 ميجاهرتز:
معلومات ذات صلة
  • تغيير تردد TCK في الصفحة 14
  • التوثيق: أوراق البيانات

تغيير تردد TCK 
يحتوي كابل تنزيل Intel FPGA II على تردد TCK افتراضي يبلغ 24 ميجاهرتز. عندما تمنع سلامة الإشارة والتوقيت التشغيل عند 24 ميجاهرتز، قم بتغيير تردد TCK لكابل التنزيل:

  1. افتح واجهة سطر الأوامر باستخدام دليل Intel Quartus Prime bin في المسار الخاص بك (على سبيل المثالampلو، ج:\ \ \الكارتوس\bin64).
  2. اكتب الأمر التالي لتغيير تردد TCK:
    1. هو كابل التحميل المراد تعديله.
    2. هو تردد TCK المطلوب. استخدم أحد الأسعار المدعومة التالية:
    3. 4 ميجا هرتز
    4. 16 ميجا هرتز
    5. 6 ميجا هرتز
    6. 24/n ميجا هرتز (بين 10 كيلو هرتز و6 ميجا هرتز، حيث يمثل n رقمًا صحيحًا)
    7. هي بادئة وحدة التردد (مثل M لـ MHz).

ضبط تلقائي لتردد TCK لكابل تنزيل Intel FPGA II

يعد الضبط التلقائي للتردد TCK ميزة جديدة تم تنفيذها في إصدار Intel Quartus Prime 19.1 Pro لكابل تنزيل Intel FPGA II. توفر هذه الميزة الراحة وتمنع إعداد تردد TCK غير الصحيح الذي قد يتسبب في فشل الجهاز بشكل أبطأ أثناء JTAG عملية. يتم تمكين ميزة الضبط التلقائي كميزة افتراضية. لتعطيل ميزة الضبط التلقائي، يمكنك استخدام واجهة سطر الأوامر أو واجهة المستخدم الرسومية للمبرمج. تتم إعادة تعيين حالة الميزة إلى الوضع الافتراضي (ممكّنة) عند إعادة توصيل الكابل أو توصيل JTAG يتم إعادة تشغيل الخادم. تطبق ميزة الضبط التلقائي دائمًا التردد الأمثل الذي يمكن أن يدعمه على J الحاليTAG سلسلة على أساس اختبارات BYPASS. إذا قمت بتحديد تردد TCK، فإن ميزة الضبط التلقائي تتوقف عند تردد TCK المحدد بشرط أن تمر اختبارات BYPASS عند التردد. وبخلاف ذلك، تستمر ميزة الضبط التلقائي وتتوقف عند تردد أقل تجتازه اختبارات BYPASS. هذه الميزة الجديدة قابلة للتطبيق فقط عندما يكون كل من Intel Quartus Prime وJTAG الخادم في الإصدار 19.1. إذا كنت تستخدم Intel Quartus Prime 19.1 مع إصدار أقدم من JTAG (قبل الإصدار 19.1)، فإن ميزة الضبط التلقائي غير متوفرة.

ملحوظة: تم تصميم الضبط التلقائي لتردد TCK بناءً على JTAG سلسلة المسح. بالنسبة للظاهرية JTAG سلسلة المسح، قد لا يزال تردد TCK بعد الضبط التلقائي يتطلب مزيدًا من التعديل من المستخدم لنجاح JTAG عملية.

واجهة المستخدم الرسومية للمبرمج
تتم إضافة مربع اختيار في مربع الحوار "إعداد الأجهزة" الخاص بالمبرمج لتشغيل/إيقاف ميزة ضبط التردد. يتم تمكين مربع الاختيار عندما تكون ميزة الضبط التلقائي للتردد متاحة. وإلا فإنه باللون الرمادي. إذا تم تمكين ميزة الضبط التلقائي للتردد، فسيتم عرض قيمة تردد TCK المعدلة الجديدة أسفل مربع الرسالة الخاص بواجهة المستخدم الرسومية للمبرمج.

واجهة المستخدم الرسومية للمبرمج (إعدادات الأجهزة ← علامة التبويب إعدادات الأجهزة) 

Intel-FPGA-Download-Cable-II-Plug-Connection-10

معلومات إضافية

إجراء استكشاف أخطاء Windows وإصلاحها لـ Intel FPGA Download Cable II في إصدار Windows من برنامج Intel Quartus Prime، قد تواجه أن Intel FPGA Download Cable II قد لا يعمل بشكل جيد في بعض الأحيان؛ على الرغم من أنك قد لا تلاحظ أي مشاكل في الاتصالات المادية. وفي كثير من الحالات يرجع ذلك إلى:
  • إعدادات Windows غير صحيحة أو مشكلة غير معروفة في برنامج تشغيل Intel FPGA Download Cable II
  • نسخة JTAGالبرامج ذات الصلة مثل Jtagالتكوين أو Jtagsلا يتطابق erver مع إصدار برنامج Intel Quartus Prime
  • إصدار برنامج تشغيل Intel FPGA Download Cable II قديم أو غير مناسب أو تالف
يتم سرد خطوات استكشاف الأخطاء وإصلاحها في الأقسام التالية.
Jtagإعداد إصدار التكوين (إعداد الدليل الجذر لبرنامج Intel Quartus Prime) 
  1. افتح موجه الأوامر لنظام التشغيل Windows
  2. قم بتنفيذ الأمر التالي:
  3. إذا كان الإصدار الموجود في الرسالة لا يتطابق مع إصدار Intel Quartus Prime الذي تستخدمه، فيجب عليك تعديل متغيرات نظام المستخدم لحساب Windows الخاص بك أو متغيرات النظام.
الإعداد التلقائي 
  1. اذهب إلى \quartus\bin64 لـ Intel Quartus Prime. اذهب إلى \qprogrammer\bin64 أو \qprogrammer\quartus\bin64 لأداة Intel Quartus Prime Programmer.
  2. قم بتنفيذ الأمر التالي: qreg.exe –force –jtag -setqdir
  3. توصي شركة Intel بالتحقق من متغيرات البيئة باستخدام إجراء الإعداد اليدوي الموضح في القسم أدناه.

الإعداد اليدوي 

  1. افتح نافذة متغيرات البيئة لنظام التشغيل Windows إعدادات Windows > اكتب "البيئة" في منطقة البحث > اختر تحرير متغيرات بيئة النظام
  2. تحقق مما إذا كان متغير المسار يحتوي على %QUARTUS_ROOTDIR%\bin64 في متغيرات النظام أو متغيرات المستخدم لحسابك. إذا لم يكن موجودًا، أضف %QUARTUS_ROOTDIR%\bin64
  3. تحقق مما إذا كان متغير QUARTUS_ROOTDIR في المسار الصحيح حيث يحدد مجلد bin64 موقع دليل Intel Quartus Prime: \quartus دليل أداة Intel Quartus Prime Programmer: < مجلد تثبيت Quartus Prime Programmer>\qprogrammer أو < دليل تثبيت Quartus Prime Programmer>\qprogrammer\quartus
  4. إذا لاحظت هذه المتغيرات في كل من متغيرات النظام أو متغيرات المستخدم لحسابك، توصي Intel بحذف أحدهما.
  5. أعد تشغيل جهاز الكمبيوتر الخاص بك وتحقق من إصدار jtagالتكوين باستخدام الخطوة 1 و 2

Jtagsإعداد إفير

  1. افتح موجه أوامر نظام التشغيل Windows
  2. قم بتنفيذ الأمر التالي: jtagالتكوين – معلومات الخادم السابقينampتم تثبيت رسالة الإخراج JTAG الخادم هو" \الكارتوس \bin64\jtagsخادم تقارير مدير الخدمة erver.exe يقوم بتشغيل مسار تقارير الخادم: \الكارتوس \bin64\jtagsإصدار تقارير خادم erver.exe: الإصدار 18.1.1 Build 646 04/11/2019 تم تعطيل عملاء SJ Standard Edition البعيدين (بدون كلمة مرور)
  3. قم بتعيين متغيرات البيئة بشكل صحيح باتباع الخطوات الموضحة في ملف jtagإعداد إصدار التكوين في الأقسام أعلاه.
  4. قم بتنفيذ الأوامر التالية
  5. أعد تشغيل الكمبيوتر الخاص بك

قم بتثبيت/إعادة تثبيت برنامج تشغيل Intel FPGA Download Cable II 

  1. قم بتوصيل كابل تنزيل Intel FPGA أو كابل تنزيل Intel FPGA II
  2. افتح نافذة "إدارة الأجهزة" في نظام التشغيل Windows، إعدادات Windows > اكتب "إدارة الأجهزة" في منطقة البحث > اختر "إدارة الأجهزة".
  3. ابحث عن كابل تنزيل Intel FPGA II ضمن JTAG الكابلات أو كبل تنزيل Intel FPGA ضمن وحدات تحكم الناقل التسلسلي العالمي
  4. اختر Intel FPGA Download Cable أو Intel FPGA Download Cable II
  5. انقر بزر الماوس الأيمن واختر إلغاء تثبيت الجهاز من قائمة السياق
  6. قم بتمكين حذف برنامج التشغيل لهذا الجهاز وانقر فوق إلغاء التثبيت
  7. إذا رأيت كابل تنزيل Intel FPGA آخر أو كابل تنزيل Intel FPGA II، فقم بإلغاء تثبيته أيضًا
  8. أعد تثبيت برامج التشغيل باتباع الخطوات الواردة في القسم إجراء استكشاف الأخطاء وإصلاحها في نظام التشغيل Windows لتنزيل الكبل II من Intel FPGA في صفحة 18

إجراء استكشاف الأخطاء وإصلاحها للخطأ عند فحص الأجهزة "لا توجد أجهزة".
قد ترى هذا الخطأ عند توصيل كبلات تنزيل متعددة بجهاز الكمبيوتر الخاص بك وتنفيذ jtagأمر التكوين. خطأ عند فحص الأجهزة - لا توجد أجهزة يستغرق جهاز الكمبيوتر الخاص بك وقتًا محددًا محددًا لإنهاء تعداد أجهزة USB بعد توصيل أجهزة USB. كلما زاد عدد أجهزة USB المتصلة، زاد الوقت المطلوب لتعداد أجهزة USB. الخطأ أعلاه يحدث عندما jtagيتم تنفيذ أمر التكوين قبل أن ينتهي جهاز الكمبيوتر الخاص بك من تعداد جهاز USB للتعرف على جميع كبلات التنزيل المتصلة. يبدو أن الخطأ يحدث فقط عندما يكون jtagيتم تنفيذ أمر التكوين مباشرة بعد توصيل كابلات التنزيل المتعددة

إجراءات استكشاف الأخطاء وإصلاحها
يتعين عليك الانتظار لبعض الوقت حتى ينتهي جهاز الكمبيوتر الخاص بك من تعداد جهاز USB بعد توصيل Intel FPGA Download Cable II. يمكنك استخدام "إدارة الأجهزة" على نظام التشغيل Windows أو الأمر lsusb على نظام التشغيل Linux للتحقق من التعرف على Intel FPGA Download Cable II على جهاز الكمبيوتر الخاص بك. بالنسبة لنظام التشغيل Windows: افتح "إدارة الأجهزة" وتحقق مما إذا كان Intel FPGA Download Cable II (JTAG واجهة) تحت JTAG يتم إدراج الكابلات أو كبل تنزيل Intel FPGA ضمن وحدة تحكم الناقل التسلسلي العالمي. بالنسبة لنظام التشغيل Linux: افتح واجهة الأوامر، واكتب lsusb، وتحقق مما إذا كان الجهاز ذو المعرف 09fb:6001 أو 09fb:6002 أو 09fb:6003 أو 09fb:6010 أو 09fb:6810 مدرجًا.

بيانات الشهادة

الامتثال لـ RoHS
يسرد الجدول أدناه المواد الخطرة المضمنة مع Intel FPGA Download Cable II. تشير القيمة 0 إلى أن تركيز المادة الخطرة في جميع المواد المتجانسة في الأجزاء أقل من العتبة ذات الصلة كما هو محدد في معيار SJ/T11363-2006.

المواد الخطرة والتركيز 

اسم القطعة الرصاص (Pb) الكادميوم (سي دي) الكروم السداسي (Cr6+) الزئبق (Hg) بولي برومينات د ثنائي الفينيل (PBB) بولي برومينات د إثيرات ثنائي الفينيل (PBDE)
المكونات الإلكترونية 0 0 0 0 0 0
لوحة الدوائر المأهولة 0 0 0 0 0 0
عملية التصنيع 0 0 0 0 0 0
التعبئة والتغليف 0 0 0 0 0 0

شهادة USB 2.0
هذا المنتج معتمد من USB 2.0.

تحذير المطابقة CE EMI
يتم تسليم هذا المنتج وفقًا للمعايير ذات الصلة التي يفرضها التوجيه 2004/108/EC. نظرًا لطبيعة الأجهزة المنطقية القابلة للبرمجة، فمن الممكن لمستخدم هذا المنتج تعديله بطريقة تؤدي إلى توليد تداخل كهرومغناطيسي (EMI) يتجاوز الحدود الموضوعة لهذا الجهاز. تقع مسؤولية أي EMI ناتجة عن التعديلات على المواد المسلمة على عاتق المستخدم وحده. أ. معلومات إضافية 683719 | 2019.10.23 إنتل

سجل المراجعة

تاريخ المراجعة لدليل مستخدم Intel FPGA Download Cable II 

نسخة الوثيقة التغييرات
2019.10.23 تمت إضافة الأقسام التالية:

•    إجراء استكشاف الأخطاء وإصلاحها في Windows لكابل تنزيل Intel FPGA II في الصفحة 18

•    إجراء استكشاف الأخطاء وإصلاحها للخطأ عند فحص الأجهزة - لا توجد أجهزة في الصفحة 20
2019.04.01 تمت إضافة فصل جديد ضبط تلقائي لتردد TCK لكابل تنزيل Intel FPGA II
2018.04.19 تم التحديث أسماء إشارة التوصيل الأنثوية ذات 10 سنون وأوضاع البرمجة في الصفحة 10

تاريخ المراجعة لدليل مستخدم Intel FPGA Download Cable II 

تاريخ إصدار التغييرات
أكتوبر 2016 2016.10.28 تم تغيير الاسم USB-Blaster II إلى Intel FPGA Download Cable II.
2015 ديسمبر 2015.12.11 الأقسام المحدثة:

• الأجهزة والأنظمة المدعومة

• إعداد جهاز USB-Blaster II باستخدام برنامج Quartus II

• المجلدtagالمتطلبات (هـ)

• أسماء إشارة التوصيل أنثى ذات 10 سنون وأوضاع البرمجة
سبتمبر 2014 1.2 • تمت إضافة أن كابل التنزيل USB-II يدعم مفتاح التشفير المتقدم (AES) وبرمجة الصمامات.

• تمت إضافة لون LED أرجواني إلى الشكل 1-1 لدعم استخدام الكابلات المتعددة.

• توضيح مرجع ترافقي يشير إلى J الخاص بالجهازTAG معلومات التوقيت.
يونيو 2014 1.1 • تمت إضافة جدول ألوان LED إلى الشكل 1-1.

• تمت إضافة "JTAG قسم "قيود التوقيت والأشكال الموجية".

• تمت إضافة قسم "تغيير تردد TCK".
يناير 2014 1.0 الإصدار الأولي.
شركة إنتل. كل الحقوق محفوظة. تعد Intel وشعار Intel وعلامات Intel الأخرى علامات تجارية لشركة Intel Corporation أو الشركات التابعة لها. تضمن Intel أداء منتجات FPGA وأشباه الموصلات وفقًا للمواصفات الحالية وفقًا لضمان Intel القياسي ، ولكنها تحتفظ بالحق في إجراء تغييرات على أي منتجات وخدمات في أي وقت دون إشعار. لا تتحمل Intel أي مسؤولية أو التزام ناشئ عن التطبيق أو استخدام أي معلومات أو منتج أو خدمة موصوفة هنا باستثناء ما تم الاتفاق عليه صراحةً كتابةً من قبل Intel. يُنصح عملاء Intel بالحصول على أحدث إصدار من مواصفات الجهاز قبل الاعتماد على أي معلومات منشورة وقبل تقديم طلبات المنتجات أو الخدمات. * قد تكون الأسماء والعلامات التجارية الأخرى مملوكة لآخرين.

المستندات / الموارد

إنتل FPGA تحميل كابل اتصال التوصيل الثاني [بي دي اف] دليل المستخدم
FPGA تنزيل اتصال توصيل الكابل II، توصيل توصيل الكابل II، توصيل التوصيل

مراجع

منشورات ذات صلة

اترك تعليقا

لن يتم نشر عنوان بريدك الإلكتروني. تم وضع علامة على الحقول المطلوبة *